首页信息科技通信/电子科技电信技术 在大成讲坛,讲出你的精彩!

作品简介:

4G LTE/LTE-A的发展,已经越来深入国内普通百姓的生活中,随着用户数据量需求的提升,也迫使着基站和终端设备能力的增强,对无线通信设备的要求也越来越高,物理层算法是其中的关键,占数据计算量80%的的信道编译码显然是处理瓶颈。本文集分别介绍了Turbo译码算法原理、优化方法以及ASIC和FPGA实现,可以为研究人员提供很好的研究基础。

更多
收起
紫冬芯青年
中国科学院自动化研究所
相关文集 更多>>
1768人阅读
第1章 Turbo译码算法原理介绍
1.Turbo码技术的发展
刘瑜;朱光喜
本文对Turbo码技术的历史、现状与未来进行了系统地阐述。Turbo码是20世纪90年代提出的一种前向纠错的信道编码技术。目前Turbo码已发展成为信道编码中最重要的支撑技术。文中简介了Turbo码的编解码的基本原理、改进的模型和算法以及目前存在的问题。对未来的重要研究方向也进行了展望。   详情>>
来源:《信息通信》 2006年第01期 作者:刘瑜;朱光喜
2.Turbo码译码中的BCJR算法
朱联祥;李元彬
BCJR算法是在 Turbo码的译码中广泛使用的一种重要算法。对 BCJR算法进行了详细的推导 ,并简要讨论了其在 Turbo码译码中的一些实现问题。实践及理论研究证明 ,BCJR算法对于 Turbo码译码性能的提高具有相当重要的意义。   详情>>
来源:《重庆邮电学院学报(自然科学...》 2001年第04期 作者:朱联祥;李元彬
3.Turbo码并行译码算法的研究
刘陈;吴成林
Turbo码的译码算法大致可分为串行译码算法和并行译码算法两大类。串行译码算法如MAP、LOG MAP等的研究已比较深入。但并行译码算法 ,尚有许多问题有待探讨。研究了Turbo码的并行译码算法 ,将Turbo码译码和图论结合起来 ,利用Bayesian网络图模型描述了Turbo码的译码过程 ,基于模型使用Pearl的...   详情>>
来源:《南京邮电学院学报(自然科学...》 2002年第01期 作者:刘陈;吴成林
4.Turbo编解码结构及基于LOG-MAP算法的性能仿真研究
谢玉明;曹素华
阐述Turbo码的编解码结构。研究MAP以及LOG MAP解码算法。设计MATLAB仿真运算程序。根据设计的仿真程序比较Turbo码在不同约束长度、不同迭代次数以及不同编码速率情况下的性能。由仿真结果得出影响Turbo码性能的主要因素是交织器长度、迭代次数、编码速率。在各种情况下通过增加交织器长度和...   详情>>
来源:《中国铁道科学》 2005年第01期 作者:谢玉明;曹素华
5.基于Matlab的Turbo码仿真研究
邢莉;王忠
为了使Turbo码仿真更容易,研究并建立了基于Matlab中Simulink通信模块的Turbo码仿真模型。Turbo码编码器采用两个相同的分量编码器通过交织器并行级联而成。Turbo码译码器采用不同的译码算法,这些算法由S函数调用m文件实现。使用所建立的模型进行仿真,结果表明,在信噪比相同的情况下,交织长度...   详情>>
来源:《现代电子技术》 2009年第03期 作者:邢莉;王忠
6.通向信道编码定理的Turbo码及其性能分析
吴伟陵
本文综述了Shannon编码定理指导下信道编、译码的发展概况及趋势。全面、系统地分析了最近引起普遍强烈关注的Turbo码的基本构造原理和其能够达到惊人的优异性能的原因.指出了目前该领域些很有理论价值与应用意义的研究方向.   详情>>
来源:《电子学报》 1998年第07期 作者:吴伟陵
第2章 并行Turbo译码算法优化方法
1.SF-MAX-Log-MAP并行译码算法及其应用研究
孙增友;张利杰
Turbo码作为LTE系统的编码方案之一,其译码方法的选择对Turbo码的性能与实现具有重要影响。为满足LTE系统对译码实现方案的低复杂性和低时延要求,文章在SF-MAX-Log-MAP算法和并行译码算法的基础上,对该两种算法进行了结合,并在LTE系统中进行了误码率性能仿真。通过仿真表明:SF-Max-Log-MAP并行...   详情>>
来源:《东北电力大学学报》 2012年第04期 作者:孙增友;张利杰
2.基于修正函数线性拟合的Turbo码译码算法
李政;宋春林
新一代移动通信系统LTE/LTE-A具有高吞吐率的突出特点和需求,但高速译码也对误码率和延时等提出了更高的要求。现有的Turbo码译码算法中,Log-MAP算法译码性能较好,但算法复杂度高,时延大;而Max-Log-MAP算法虽然具有较低的复杂度,但译码性能较差。为此,提出一种基于修正函数线性拟合的Turbo译码...   详情>>
来源:《计算机应用》 2012年第08期 作者:李政;宋春林
3.LTE中灵活并行无冲突Turbo码交织器的实现
黄跃斌;陈赟
为了满足LTE标准中Turbo译码器并行高速的译码要求,设计了一种支持并行译码、存储器访问无冲突的交织器结构.通过对交织器计算公式的推导简化,降低了交织器地址计算的复杂度,同时减少了地址计算单元,只需要一个块地址计算单元即可得到所有存储器的块地址值以及置换网络的控制值.该交织器结构能...   详情>>
来源:《复旦学报(自然科学版)》 2013年第03期 作者:黄跃斌;陈赟
4.一种采用非均匀量化的近似Log-MAP算法
周继宇;张雅奇
为了简化Log-MAP算法、减小其硬件查表实现时所占用的外存储单元,采用了非均匀量化的方法分别对Log-MAP算法中的校正函数进行两电平和五电平近似,从而得到相应的量化函数。并将该量化函数用于LTE Turbo译码器,在AWGN信道上进行软迭代译码仿真。仿真结果表明,两电平和五电平非均匀量化的近似Lo...   详情>>
来源:《无线电通信技术》 2012年第01期 作者:周继宇;张雅奇
5.新颖的低延迟并行Turbo译码方案
任德锋;葛建华
为了减小MAP类算法因迭代和递推计算引起的译码延迟,提出了一种新的降低延迟的并行译码方案。新方案的关键是设计新型的无冲突(CF,collision-free)交织器,在对CF准则分析之后,利用滑动窗的思想,提出了基于窗的CF交织器设计准则和一种实现方法,新CF交织器可以立即使两级SISO处理器之间传递的外...   详情>>
来源:《通信学报》 2011年第06期 作者:任德锋;葛建华
6.一种用于Turbo码高速译码器的无冲突实时交织器
陈霖;赵利
针对LTE系统高速率数据的传输要求,提出一种可用于Turbo码高速并行译码器中的无冲突实时QPP交织器,该交织器能够在译码的前后向递推过程中提供并行实时的交织地址,并降低了QPP交织计算的复杂度;仿真表明这种实现方法的正确性。   详情>>
来源:《科技信息》 2012年第07期 作者:陈霖;赵利
7.基于改进滑动窗的Turbo译码算法研究
申敏;蔡晓
首先介绍LTE-A系统中Turbo编译码器的结构和译码原理,分析RADIX-4 Turbo译码算法。然后介绍Turbo译码的两种滑动窗算法,并提出一种性能损失较小的改进滑动窗算法。在此基础上,结合并行译码、RADIX-4 Turbo译码算法,提出一种适用于LTE-A系统的Turbo译码算法,并与目前主要的几种Turbo译码算法进...   详情>>
来源:《通信技术》 2013年第03期 作者:申敏;蔡晓
8.LTE下行链路中Turbo码的译码结构和算法优化
袁沛鸿;葛万成
论文针对LTE下行链路中Turbo码的译码结构,提出了一种并行分块译码的方式,并针对并行分块译码中的迭代次数、分块并行度和重叠比特等关键参数进行深入分析和研究。通过研究定点小数位宽对译码性能的影响,得出Turbo码定点译码算法的合理定点方式;然后给出了一种基于非均匀量化查表的最大对数后...   详情>>
来源:《中国科技信息》 2014年第17期 作者:袁沛鸿;葛万成
9.基于外信息收敛的Turbo码译码优化算法
赵运杰;宋春林
目前Turbo码译码算法运算较复杂,无法满足LTE及LTE-Advanced的高速吞吐要求,因此,研究LTE环境下的Turbo码译码算法具有理论意义与工程价值。从降低译码延时考虑,评估各种迭代停止准则对性能及译码效率的影响,在分析外信息统计特性收敛的基础上,设计基于外信息收敛的双门限停止准则。仿真结果表...   详情>>
来源:《通信技术》 2012年第05期 作者:赵运杰;宋春林
第3章 高性能Turbo译码器ASIC和FPGA实现
1.高性能并行Turbo译码器的VLSI设计
陈绪斌;曹嘉麟
提出一种高度并行的Turbo译码器。该译码器包含32个并行的基4子译码器,采用改进的滑窗译码流程和存储单元划分方案,使吞吐率最高提升43.2%。在SMIC 0.13 m工艺下,该译码器包含194万等效门,在294 MHz时钟频率和5.5次迭代下,吞吐率可达1.19 Gb/s,满足4G移动通信标准LTE Advanced的峰值吞吐率要求...   详情>>
来源:《计算机工程》 2012年第23期 作者:陈绪斌;曹嘉麟
2.基于FPGA的TD-LTE系统中Turbo译码的仿真与实现
陈发堂;谭兵
基于Log-MAP算法,提出一种利用Virtex-5系列FPGA芯片实现Turbo译码算法的方案。分析研究了Turbo码的译码算法以及FPGA与DSP之间数据的并行传输,并以Virtex-5芯片为硬件平台,进行了测试仿真、综合实现、板级验证、联机验证等工作。实验结果表明,该实现方案具有良好的可行性和稳定性,已经应用在...   详情>>
来源:《微电子学》 2013年第01期 作者:陈发堂;谭兵
3.低功耗并行LTE-Turbo译码器的VLSI结构设计及实现
李晓峰;冯大政
针对3GPP LTE标准中的Turbo码,设计了一种基于最大后验概率算法的低功耗并行译码器.根据二次置换多项式交织器的整数数学特性,分解并行处理中每个译码器的交织地址为子码块地址和块内偏移地址,提出一种高效的递归计算子码块交织地址的算法,使得并行度可以为任意值,而不仅仅限于2的幂次;并依此...   详情>>
来源:《计算机辅助设计与图形学学报》 2012年第07期 作者:李晓峰;冯大政
4.LTE链路中Turbo编译码原理及FPGA实现
李燕斌;杨杨
介绍了Turbo码的编译码原理和常用的译码算法。使用Altera DE4开发板对Turbo编译码进行硬件实现,给出了实现中功能模块的详细划分情况。本次实现的Turbo码的相关参数取自3GPP的长期演进(LTE)协议,针对LTE中不同场景下码长不同的情况,对硬件采取了可配置参数的设计,符合LTE链路中任意情况下的T...   详情>>
来源:《太赫兹科学与电子信息学报》 2015年第05期 作者:李燕斌;杨杨
5.帧长可配置QPP交织器的FPGA设计
赵旦峰;朱铁林
针对传统固定交织器灵活性和适应性差的特点,在LTE标准下,提出了一种基于FPGA的可变帧长QPP交织器的硬件实现方案。采用"自上而下"的设计思想和"自下而上"的实现流程相结合的方法,根据FPGA自身特点,将QPP交织算法巧妙地转化为硬件语言进行描述,对特定功能模块进行优化设计后调试统一。将设计的...   详情>>
来源:《微电子学》 2010年第06期 作者:赵旦峰;朱铁林
6.面向LTE-A宽带通信的并行比特协处理器
管武;梁利平
通过时分复用的硬件方法,设计实现了面向LTE-A宽带通信的PBC(Parallel Bit Coprocessor)并行比特协处理器。该协处理器支持2G/3G/LTE/LTE-A标准的高速比特处理。协处理器以并行计算的结构,支持CRC校验、卷积码/Turbo码编解码、比特交织等宽带通信中的比特处理,吞吐率达600 Mb/s。在65 nm CMOS...   详情>>
来源:《电子技术应用》 2015年第01期 作者:管武;梁利平
价格:¥24.50

书评

0/400
提交
以下书评由主编筛选后显示
最新 最热 共0条书评

分享本书到朋友圈